Исследование и разработка методов логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора Манукян Арам Альбертович

Содержание к диссертации

Введение

Глава 1. Анализ проблем проектирования библиотечных элементов и блоков для технологий с размерами транзисторов 22 нм и ниже 13

1.1. Обзор существующих подходов синтеза библиотечных элементов и блоков 13

1.2. Особенности КМОП технологий с трехмерным затвором транзистора 19

1.3. Мотивация проектирования схем с регулярной топологией 30

1.4. Модели логических элементов 42

1.5. Выводы 50

Глава 2. Разработка базовых элементов с регулярными структурами в слоях поликремния и диффузии 53

2.1. Сравнительный анализ топологий FinFET структур 53

2.2. Метод разработки топологии регулярных структур на основе выбора топологического шаблона 57

2.3. Метод разработки топологии регулярных структур на основе технологи режущих (cut) слоев 64

2.4. Разработка теоретико-графовой модели логического элемента для логико-топологического синтеза с учетом специфики КМОП технологий с трехмерным затвором транзистора 66

2.5. Выводы 80

Глава 3. Разработка алгоритма логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора

3.1. Основные этапы логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора 83

3.2. Формирование SP-NM-графа 86

3.3. SP-NM-граф для схем с комбинированием блоков связанных по постоянному току 94

3.4. Выводы 96

Глава 4. Практическая реализация и апробация предложенных методов 98

1.1. Реализация алгоритма логико-топологического синтеза библиотечных элементов и блоков 98

1.2. Маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора 125

5.1. Результаты численных экспериментов 126

5.2. Выводы 129

Заключение 131

Список литературы

• Мотивация проектирования схем с регулярной топологией
• Разработка теоретико-графовой модели логического элемента для логико-топологического синтеза с учетом специфики КМОП технологий с трехмерным затвором транзистора
• Формирование SP-NM-графа
• Маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора

Введение к работе

Актуальность работы.

Развитие технологий производства интегральных схем (ИС) связано с постоянным уменьшением геометрических размеров транзисторов. До недавних времен это вполне удачно удавалось с помощью разных технологических и методологических решений для архитектуры планарных транзисторов. Тем не менее, с уменьшением технологических размеров базовых элементов, деградация электрических параметров транзисторов становится все более ощутимой. А это в свою очередь приводит к возрастающему интересу по отношению к альтернативным технологическим решениям, которые лучше масштабируются и совместимы с производственным процессом КМОП (комплементарная структура металл-оксид-полупроводник) технологий. Среди таких решений выделяются КМОП технологии с трехмерным затвором транзистора. В зарубежной литературе транзистор с трехмерным затвором принято называть FinFET (Fin Field Effect Transistor, полевой транзистор с «плавником»). Такое название этот транзистор получил из-за того, что кремний между стоком и истоком по форме напоминает плавник. В настоящее время ведущие фабрики-производители сверхбольших интегральных схем (СБИС) активно осваивают технологические процессы с размерами транзисторов 22 нм и ниже. Более того, согласно прогнозам международного плана по развитию полупроводниковой технологии (ITRS), КМОП технологии с трехмерным затвором транзистора смогут обеспечивать масштабирование вплоть до размеров 10 нм.

Для современных технологических процессов нормы и правила проектирования значительно усложнились из-за увеличения степени интеграции микроэлектронных систем, а также уменьшения технологических размеров базовых элементов. Количество правил проектирования для технологий с размерами транзистора 28 нм и ниже составляет несколько тысяч ограничений. Большое количество правил проектирования ведет к необходимости большого объема ручной работы с редактированием схемы и топологии. Для КМОП технологий с трехмерным затвором транзистора количество правил еще больше в силу использования новых технологических решений, таких как метод двойного формирования рисунка (double patterning), формирование рисунка со «спенсерами» (spacer patterning) и т.д.

В условиях современных технологий разработка библиотечных элементов и блоков без использования САПР (системы

автоматизированного проектирования) становится невозможным. В существующих САПР наиболее распространенными подходами считаются генераторы топологии, миграция уже имеющихся топологий на новую технологию и/или новый шаблон, а также автоматический синтез. Наиболее гибким по отношению к требованиям технологических правил является метод синтеза. Однако для современных технологий становится невозможным соблюдение полного набора норм и правил проектирования в автоматическом режиме при применении существующих подходов решения задачи синтеза библиотечных элементов и блоков. Это в свою очередь увеличивает объем ручной работы с редактированием схемы и топологии на заключительном этапе верификации проекта. Также, на сегодняшний день проектирование на основе КМОП технологий с трехмерным затвором транзистора осуществляется с помощью ограниченного набора библиотечных элементов, отсутствуют средства синтеза сложносоставных блоков. Поэтому возникает необходимость разработки новых методов формирования топологии структур с трехмерным затвором транзистора для синтеза библиотечных элементов и блоков.

Для современных технологических процессов все более актуальным становится использование регулярных структур. Более того, регулярность становится почти обязательным правилом для современных технологий. Исключением не являются и КМОП технологии с трехмерным затвором транзистора. Использование регулярных структур в некоторых слоях топологии позволяет в определенной степени решить проблемы возрастающего числа норм проектирования, а также, в процессе моделирования схемы, учесть эффекты, зависимые от топологии (LDE - layout-dependent effects). Влияние этих эффектов на параметры схемы становится все больше с уменьшением технологических размеров. Кроме того, разработка топологии базовых элементов с регулярными структурами дает возможность значительно упростить и ускорить проверку проектирования во время разработки общего вида топологии.

В настоящее время передовые компании много внимания уделяют развитию методов проектирования регулярных структур. Например, компания Intel в ряде работ предлагает метод проектирования регулярных топологических структур на основе так называемых транзисторных шаблонов, которые являются промежуточными конструкциями между транзистором и стандартной

ячейкой. Однако, предложенная конструкция транзисторного шаблона не учитывает специфические особенности технологий с трехмерным затвором транзистора. Это ведет к необходимости разработки новых методов формирования топологии базовых элементов для КМОП технологий с трехмерным затвором транзистора на основе регулярных шаблонов.

Также, актуальным является подход к решению задачи топологического синтеза на логико-временном уровне анализа, который дает возможность предварительно оценить значения характеристик библиотечных элементов и блоков, а также разработки эффективного алгоритма структурной оптимизации.

В этих условиях в САПР микроэлектроники для КМОП технологий с трехмерным затвором транзистора высокую значимость приобретает исследование и разработка методов логико-топологического синтеза библиотечных элементов и блоков, в том числе и блоков с регулярной топологией. Применение таких методов в САПР сократит объем ручной работы, тем самим позволит сократить время проектирования топологии, а также учесть некоторые правила проектирования на начальном этапе.

Цель работы и задачи исследования.

Целью диссертационной работы является исследование и разработка методов логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора.

Для достижения поставленной цели в данной работе решаются следующие задачи:

1. Разработка теоретико-графовой модели логических элементов для КМОП технологий с трехмерным затвором транзистора.

2. Исследование и разработка методов формирования топологии базовых элементов для КМОП технологий с трехмерным затвором транзистора на основе регулярного шаблона.

3. Разработка алгоритма логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой.

4. Разработка маршрута автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора.

5. Апробация предложенных методов с помощью численных экспериментов.

Методика проведения исследования разработанных методов, моделей и алгоритмов включает в себя использование аппарата теории графов, дискретной математики, теории электрических цепей, теории вероятности и математического анализа.

Научная новизна результатов, представленных в данной работе, заключается в следующем:

6. Предложено согласованное решение проблем синтеза схемы и топологии на основе модификации модели компонент в форме графа вложенности последовательно-параллельных структур (SP-NM-граф) с независимым анализом цепей земли (pull-down) и питания (pull-up), которое дает возможность разработки эффективного алгоритма структурной оптимизации благодаря обобщенной графовой модели. При этом, с одной стороны, сохраняется большое число степеней свободы за счет логического аспекта (т.е. булевой формы графа), а с другой стороны обеспечивается нужная точность задержек, мощности и площади за счет структурной интерпретации на транзисторном уровне.

7. Разработаны методы формирования топологии библиотечных элементов и блоков на основе регулярного шаблона специальной конструкции для отображения SP-структуры на транзисторах с трехмерным затвором. В отличие от аналогичных методов обеспечивается возможность более эффективного использования поликремния для реализации затворов транзисторов, что в результате позволяет сократить площадь синтезируемого блока за счет высоты конструкции и сокращения числа разрывов слоев диффузии между транзисторами.

8. Разработан и программно реализован алгоритм логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой для КМОП технологий с трехмерным затвором транзистора, который обеспечивает большое число степеней свободы за счет моделей компонент в форме графа вложенности последовательно-параллельных структур, а также обеспечивает слияние общих терминалов топологических блоков.

Основные результаты и положения, выносимые на защиту.

9. Теоретико-графовая модель логического элемента в форме графа вложенности последовательно-параллельных структур SP-NM-граф.

10. Методы формирования топологии базовых элементов с регулярными структурами в слоях поликремния и диффузии для КМОП технологий с трехмерным затвором транзистора на основе

регулярного шаблона специальной конструкции. 3. Алгоритм логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора.

Практическая значимость работы заключается в ускорении процесса проектирования топологии регулярных структур на базе транзисторов с трехмерным затвором.

Разработанные алгоритмы и методы могут быть использованы как дополнение к уже существующим маршрутам проектирования с использованием программных пакетов Custom Designer, Design Compiler, 1С Compiler компании Synopsys, Virtuoso, RTL Compiler, Encounter (в будущем Innovus) компании Cadence для ускорения процесса проектирования цифровых КМОП СБИС.

Достоверность представленных в работе результатов подтверждается как теоретическими выкладками, так и многочисленными результатами экспериментальной проверки предложенных методов с использованием разработанного на их основе программного обеспечения и его успешным промышленным внедрением.

Реализация и внедрение результатов работы.

На основе полученных в данной работе результатов разработан и апробирован маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора на основе предложенного алгоритма логико-топологического синтеза. Также проведен ряд численных экспериментов. Разработанные методы и алгоритмы внедрены в ИППМ РАН, ОАО «ЗИТЦ», ЗАО «ПКК Миландр», а также включены в учебный процесс НИУ «МИЭТ».

Апробация работы.

Результаты диссертационной работы докладывались и обсуждались на следующих конференциях:

11. IEEE 35^th International Conference on Electronics And Nanotechnology ELNANO-2015. Kyiv, Ukraine, 2015.

12. 22-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика - 2015». Москва, 2015.

13. VI Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем». Москва, Зеленоград, 2014.

4. I Международная научно-практическая конференция «Научные аспекты инновационных исследований». Самара, 2013.

5. 20-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика - 2013». Москва, 2013.

6. Международная научно-практическая конференция «Закономерности и тенденции развития науки в современном обществе». Уфа, 2013.

7. Eighth International Conference "Semiconductor Micro - and Nanoelectronics". Yerevan, 2011.

Публикации.

Основные результаты диссертационной работы опубликованы в виде 7-й научных трудов, среди которых 3 статьи напечатаны в ведущих рецензируемых научных журналах и сборниках, включенных Высшей аттестационной комиссией Министерства образования и науки Российской Федерации в список изданий, рекомендуемых для публикации основных научных результатов диссертации на соискание ученой степени кандидата наук. Одна статья размещена в цифровой библиотеке IEEE Xplore и индексирована в международной наукометрической базе данных Scopus.

Структура и объем работы.

Данная диссертационная работа состоит из введения, четырех глав, заключения, 67 рисунков, 14 таблиц и списка используемой литературы из 97 наименований. Основной текст занимает 145 страниц машинописного текста.

Мотивация проектирования схем с регулярной топологией

В настоящее время с целью проектирования новых устройств в основном используется иерархическая структура представления будущей схемы. На каждом уровне иерархии для физического синтеза ставятся задачи размещения и трассировки. На уровне транзисторов или стандартных ячеек (наиболее низкие уровни иерархии) требуется максимальная автоматизация и вычислительная мощность при проектировании. Именно на таких уровнях иерархии обычно рассматриваются схемы, содержащие тысячи и миллионы блоков (транзисторов или стандартных ячеек).

На самом высоком уровне иерархии размещение осуществляется вручную, так как на таком уровне обычно рассматриваются схемы содержащие до 50 блоков. Один из эффективных методов проектирования КМОП СБИС и в том числе библиотечных элементов и блоков основывается на применении библиотек стандартных ячеек. Каждая ячейка - это небольшая схема, состоящая из транзисторов и соединений между ними. Крупные блоки СБИС строятся в базисе схем, которые реализуют различные логические функции (И-НЕ, И-ИЛИ-НЕ, триггер, мультиплексор и т.д.). Стандартные ячейки в библиотеке объединяет ряд общих свойств, которые облегчают топологическое проектирование блоков: положение шин земли/питания, высота ячейки и т.д. Вся библиотека ячеек разбита на так называемые «семейства». Ячейки, принадлежащие одному семейству, реализуют одинаковую логическую функцию, однако они отличаются размерами внутренних топологических элементов, поэтому и обладают разными электрическими характеристиками. При проектировании это дает возможность в каждом конкретном месте схемы выбирать элемент, обладающий подходящими электрическими характеристиками.

Современные технологии достигли высокой степени интеграции с минимальным размером топологического объекта менее длины волны, которая используется при фотолитографии. Это значительно усложнило литографический процесс, вследствие чего к известным технологическим ограничениям на минимальное расстояние и размер объектов топологии добавились новые, еще более сложные технологические правила. Эти правила зависят не только от конфигурации, геометрических размеров, но и от взаимного расположения объектов топологии. Такие технологические ограничения превращают разработку топологий современных интегральных микросхем в более трудоемкий процесс, чем он был раньше. Масштабирование размеров привело к тому, что даже на уровне стандартных ячеек межсоединения вносят существенный вклад в задержку распространения сигнала. При разработке топологии учёт таких проблем является ещё одним фактором сложности. Кроме перечисленных проблем происходит также быстрая смена полупроводниковых технологий. Каждый год появляется новый технологический процесс с меньшим размером топологических объектов, требующий в первую очередь разработки новых библиотек стандартных ячеек. Динамика современного рынка микросхем требует создания библиотек во всё более сжатые сроки и часто одновременно с разработкой новых технологических процессов.

Сложные технологические правила, учёт факторов надёжности работы микросхемы, влияния межсоединений, а также сжатые сроки проектирования делают разработку топологии стандартных ячеек без использования САПР невозможным.

Разработка топологии стандартных ячеек на протяжении долгого времени проводилась вручную. Однако уже в середине 90-х годов появились системы, которые решают данную задачу автоматически.

Для разработки библиотек стандартных ячеек в автоматическом режиме в существующих САПР используется много различных подходов. Наиболее распространенными считаются генераторы топологии, миграция уже имеющихся ячеек на новую технологию и/или новый шаблон, а также автоматический синтез [16].

Наиболее гибким по отношению к требованиям стандартов библиотеки и технологическим правилам является метод синтеза. В работе [17] рассматривается программная система автоматического синтеза топологии стандартных ячеек CELLERITY [18], которая была разработана в компании Freescale Semiconductor. Система CELLERITY дает возможность существенно ускорить процесс синтеза библиотек стандартных ячеек, при этом позволяя задавать свои критерии качества, оптимизировать площадь ячеек или быстродействие путем использования внутри ячейки определенных топологических решений. Также путем использования иерархического маршрута появляется возможность синтеза сложно-функциональных блоков и комбинационных схем, в том числе и с двухуровневой архитектурой. В системе используются топологические решения, облегчающие трассировку на блочном уровне, улучшающие надёжность микросхемы и выход годных.

Однако при автоматическом синтезе ячейки создаются независимо, т.е. для каждой из них заново решаются задачи размещения транзисторов, проведения межсоединений и сжатия [19]. При этом не рассматриваются критерии согласованности топологии с «соседями» по семейству. Вследствие этого увеличивается время синтеза (за счет перебора вариантов размещения и трассировки) и время выбора наилучшего варианта ячейки из числа синтезированных. Кроме того, недостатки используемых алгоритмов могут привести к тому, что оптимальное решение, найденное при синтезе одной ячейки в семействе, не будет найдено в другой. Также невозможно гарантировать согласованность топологии при задаче дополнения новыми ячейками уже существующей библиотеки.

Один из методов решения данной проблемы описан в работе [20], где синтез топологии стандартной ячейки производится по уже имеющемуся образцу, который реализует такую же или «родственную» логическую функцию. Однако этот метод предполагает существование уже готовых образцов топологии. Это значит, что топологии ячеек, которые служат основой для синтеза, должны быть сделаны вручную.

Разработка теоретико-графовой модели логического элемента для логико-топологического синтеза с учетом специфики КМОП технологий с трехмерным затвором транзистора

На этом этапе решается в какой последовательности будут стоять в топологии функциональные затворы, которые подключены к соответствующим входам (аргументам функций) (рис. 2.14).

В PU части графа аргументы будут с отрицанием, а на выходе не будет отрицания (рис. 2.14 а), в PD части наоборот - аргументы без отрицания, а на выходе отрицание (рис. 2.14 б). Как можно заметить, один из входов дублируется. Происходит это из-за того, что в шаблоне типологии два функциональных затвора, и топология вентиля должна ложиться на целое число таких шаблонов. Итак, в случае нечетных количеств входов в вентиле нужно дублировать один из них (параллельно подключить транзисторы). Возникает вопрос, "какой вход дублировать?". Наиболее оптимальное решение этого вопроса - дублировать тот вход, который ближе всего стоит к шинам питания в PU и PD частях. В нашем случает пусть это будет вход А, чтобы лучше представить ситуацию можно построить транзисторное описание схемы вентиля (рис. 2.15).

Один из ограничений в построении графа в том, что функции одного типа (конъюнкция или дизъюнкция) в чередующем порядке допускается ставить только на одном направлении дуги к выходу. Это ограничение иллюстрировано на рис. 2.16, на примере функции трехвходового И-НЕ (NAND3).

Топология полученной из SP-NM-графа схемы И-ИЛИ-НЕ21 на основе топологического шаблона в редакторе Cadence Virtuoso 2.4.2. Разработка моделей для регулярных структур на основе технологии режущих (cut) слоев

Как было сказано выше, существуют технологии в которых в процессе проектирования используются особые режущие слои (cut layers), с учетом которых изготавливаются маски для производства. Эти маски в процессе производства "режут" слои топологии (рис. 2.21) [83]. Такой метод широко используется начиная с технологии 28нм и ниже (рис. 2.22). В регулярных структурах метод режущих слоев также дает возможность регулировать синтез библиотечных элементов и блоков в слоях поликремния и диффузии. Отрезав поликремний в тех местах, где это необходимо, можно получить почти любую схему и без выбора топологического шаблона. а) б) в) TSMC28nm Рис. 2.22. Режущие слои в технологии 28нм Установив некоторые ограничения на условия получения топологии из SP-NM (LR) графа, можно получить топологию вентилей без использования шаблона, при этом используя тот же набор функций. Отсутствие шаблона позволит избежать таких нежелательных шагов как, например дублирование входов для получения топологии вентиля на целых кратных топологического шаблона. Также возможно получить выгоду в площади и в задержках, и сократить число экстра изолирующих затворов. Однако нужно помнить, что не все технологические процессы позволяют использовать такие режущие слои, а также некоторые ограничения могут усложнить задачу синтеза.

Как и в методе с использованием шаблонов, для получения топологии в этом методе используются функциональные затворы и изолирующие затворы. Получаются такие затворы на неразрывном массиве поликремния с помощью заготовок в виде одного пальца (finger), в котором и стоят режущие слои, которые в рамках данной диссертационной работы условно были названы PCUT. Было разработано две таких заготовки, с помощью которых можно получить либо функциональный затвор, либо изолирующий (рис. 2.23, 2.24).

Заготовка для функционального затвора изолирует затвор сверху и снизу от других функциональных или изолирующих затворов и ставит контакт на затвор, а заготовка для изолирующего затвора режет поликремний посередине, по краям и ставит контакты уже на разорванные слои поликремния (рис. 2.24).

Итак, в заготовках есть слои металла, контактов к металлу и PCUT слои. PCUT слой в обоих случаях изолирует поликремний сверху и снизу, чтобы оставить свободу размещения разных заготовок в разном порядке. Нужно помнить, что заготовки являются только вспомогательными шаблонами, которые налаживаются на регулярных слоях поликремния и диффузии в нужных местах для получения необходимой топологии (рис 2.25, 2.26). Как уже было сказано выше, функциональный набор остается неизменной, однако, где будут стоять изолирующие затворы, определятся направлениями входов. Если хотя бы в одной из частей SP-NM-графа (PU или PD) направления рядом стоящих аргументов совпадает во время дизъюнкции, то затворы, подключенные к соответствующим входам, должны быть изолированы в топологии (т.е. на поликремний между двумя функциональными затворами налаживается заготовка изолирующего затвора). Во время конъюнкции, наоборот, изоляция нужна тогда, когда направления рядом стоящих аргументов не совпадают, а также если направления аргументов совпадает, но они не совпадают с направлением функции.

Формирование SP-NM-графа

Пример расположения транзисторов на одномерной сетке, трассировочная метрика и площадь блока (отметим, что для получения реальной площади блока нужно умножить полученный результат на шысоту конструкции): A: GATE-N В: GATE-N С: GATE-N D: GATE-N E: GATE-N F: GATE-N Total metric: 3.0 Total area: 6 Следующим шагом является размещение транзисторов и синтез топологии схемы на основе технологических правил и требований к оформлению топологии. Для этапов размещения и трассировки соединений на уровне логических элементов использовались промышленные программы, способные размещать и трассировать подобного рода логические блоки, а также использовались программные средства и скрипты, разработанные в рамках данной работы.

Например, из ниже приведенного списка размещения транзисторов синтезируется топология на основе технологии режущих PCUT слоев на рис 4.1. Пример списка размещения транзисторов:

Результат синтеза топологии на основе технологии режущих PCUT слоев на основе списка размещения транзисторов. Технология FinFET 16нм На основе технологии FinFET 16нм был проведен сравнительный анализ топологий разных библиотечных элементов, синтезированных на основе разработанных методов формирования регулярных структур с библиотечными элементами синтезированных по аналогичным методам на основе транзисторных шаблонов предложенных в работе [72]. Анализ показал, что разработанные методы позволяют сократить площадь элемента до 23% в силу неразрывности затворов транзисторов (за счет выигриша по высоте топологии). Также, было проведено сравнение синтезированных библиотечных элементов со стандартными ячейками, которые обладают аналогичной функциональностью и электрическими характеристиками. Сравнение показало, что предложенные методы логико-топологического синтеза позволяют сократить площадь блока от 5 до 15% по сравнению со стандартными ячейками.

Далее представлены топологии разных библиотечных элементов, на основе которых проводились сравнения, из ных можно заметить, что минимальную площадь обеспечивает метод формирования регулярных структур с использованием режущих PCUT слоев.

Топология библиотечного элемента XNDR4D в слоях поликремния и диффузии (сверху вниз): синтезированного на основе формирования топологии из топологических шаблонов, синтезированного на основе транзисторных шаблонов, стадартной ячейки, синтезированного на основе формирования топологии с помощью технологии режущих PCUT слоев

Топология библиотечного элемента IOAI21 в слоях поликремния и диффузии (сверху вниз): синтезированного на основе формирования топологии из топологических шаблонов, синтезированного на основе транзисторных шаблонов, стадартной ячейки, синтезированного на основе формирования топологии с помощью технологии режущих PCUT слоев S!E=IC=IC=IC=3Z=3Z=3Z=3Z:

Топология библиотечного элемента AOI33D4 в слоях поликремния и диффузии (сверху вниз): синтезированного на основе транзисторных шаблонов, синтезированного на основе формирования топологии из топологических шаблонов, стадартной ячейки, синтезированного на основе формирования топологии с помощью технологии режущих PCUT слоев

Результаты проведенных экспериментов логико-топологического синтеза библиотечных элементов и блоков показали, что при использовании элементов полученных на основе разработанных в данной диссертационной работе методах формирования топологии базовых элементов для КМОП технологий с трехмерным затвором транзистора с регулярными структурами в слоях поликремния и диффузии, площадь топологии получается от 10 - 20% меньше, по сравнению с традиционным маршрутом на основе производственной библиотеки стандартных ячеек.

Разработанный маршрут проектирования схем на основе логико-топологического синтеза библиотечных элементов и блоков включает следующие этапы: 1) Формирование SP-DAG из транзисторного описания схем. 2) Формирование SP-NM-графа из SP-DAG. 3) Логико-топологический синтез базовых элементов - построение топологии из SP-NM-графа с использованием элементов на основе методов формирования топологии. Данный этап включает размещение транзисторов из SP-NM-графа и трассировку внутренних соединений. 4) Характеризация синтезированных блоков - SPICE моделирование всех блоков, составляющих исходную схему. 5) Физический синтез схемы - библиотечных элементов и блоков и трассировка соединений между ними. Разработанный маршрут проектирования библиотечных элементов и блоков проиллюстрирован на рис. 4.14. Пунктирным контуром охвачены этапы разработанные в рамках данной диссертационной работы.

Маршрут включает этапы логического и физического синтеза, без этапов системного и функционального проектирования. Схема для синтеза задается в текстовом формате.

В маршруте применяются разработанный в Главе 3 методы логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора с использованием элементов в виде топологических шаблонов. В случае метода формирования топологии на основе режущих слоев, шаблонами являются топологические заготовки разработанные в Главе 2.

Особенность данного подхода заключается в том, что он позволяет интегрировать методы логического и топологического синтеза в рамках одного маршрута, что в свою очередь обеспечивает большое число степеней свободы, а также слияние общих терминалов топологических блоков.

Разработанный маршрут был проинтегрирован в среде коммерческой САПР и опробован на наборе тестовых схем ISCAS85 [97] с использованием одной из новейших КМОП технологий с трехмерным затвором транзистора с проектной нормой 16 нм.

Проведен комплекс численных экспериментов, подтверждающих эффективность разработанных методов и моделей для логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора. В часности проведено сравнение результатов предложенного подхода с традиционным подходом, который применяется для проектирования на основе производственной библиотеки стандартных ячеек..

В качестве ограничений на частоту и доступную площадь использовались наборы, аналогичные тем, которые строятся для стандартных ячеек, но подобранные эвристически. Существует фундаментальная зависимость быстродействия от доступной площади при проектировании схем. Всегда верно, что при увеличении доступной площади до определенного порогового значения, увеличивается быстродействие схемы (частота), и, наоборот, при уменьшении требуемой частоты уменьшается площадь, необходимая для размещения логических блоков без нарушения правил проектирования.

Полученные результаты позволили сделать вывод о высокой степени эффективности предлагаемого подхода: получен выигрыш по площади топологии (от 10 до 20 %) при ухудшении других параметров схемы (задержка, мощность) порядка 5 %, а также выигрыш во времени проектирования (в 2-3 раза) за счет автоматизации этапов физического синтеза топологии.

Данный результат является следствием применения алгоритма логического синтеза, который разработан для сокращения числа транзисторов, как функциональных, так и нефункциональных.

Также результат объясняется частым использованием операции слияния общих терминалов топологических блоков (в основном терминалы подключения к шинам питания) на этапах физического синтеза блока при размещении элементов на основе шаблонов, что позволяет не использовать нефункциональный поликремний на периметре элементов.

В Таблицах 13 и 14 приведены результаты сравнения площади топологии схем, разработанных по традиционному маршруту на основе библиотеки стандартных ячеек и по предложенному маршруту, который включает этап синтеза библиотечных элементов и блоков на основе формирования топологии из транзисторного шаблона и формирования топологии с использованием режущих PCUT слоев.

Маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора

Для технологических процессов 32 нм и выше проектирование сложных логических блоков осуществляется в рамках методологии стандартных ячеек. Каждая отдельная стандартная ячейка проектируется как правило вручную. Проектировщику требуется получить ячейку, обладающую оптимизированным набором физических характеристик. Автоматизация этого процесса, как правило, невозможна, так как допустимые топологические конструкции обладают высокой степенью разнообразия, а анализ физических характеристик с точностью до топологических объектов в слоях схемы является трудоемким. При переходе к технологическому процессу 22 нм появляется большое количество правил проектирования, что ограничивает множество допустимых топологических конструкций.

Ведущие фабрики-производители СБИС активно осваивают техпроцессы с размерами транзисторов 22 нм и ниже, для которых правила проектирования становятся все сложнее. Большое количество правил проектирования ведет к необходимости большого объема ручной работы с редактированием схемы и топологии. Особенно все больше внимания уделяется новым КМОП технологиям с трехмерным затвором транзистора (FinFET), для которых на сегодняшний день не существует эффективных методов топологического синтеза.

В этих условиях в САПР микроэлектроники для КМОП технологий с трехмерным затвором транзистора высокую значимость приобретает исследование и разработка методов логико-топологического синтеза библиотечных элементов и блоков, в том числе и блоков с регулярной топологией.

Многие передовые компании все больше внимания уделяют развитию методов проектирования регулярных структур. Использование регулярных топологических структур позволяет сократить площадь конечной топологии и, в то же время, упростить процесс логико-топологического синтеза в силу своей регулярности. Интерес к таким структурам становится все больше с уменьшением масштабов технологического процесса, где регулярность становится почти обязательным правилом.

Предполагается, что для будущих технологических процессов (менее 22 нм) разнообразие доступных топологических конструкций сведется к минимуму, что приведет к полностью регулярной топологии. В таких условиях построение топологий стандартных ячеек может быть полностью автоматизированным. При этом появляется возможность расширить множество базовых элементов для проектирования. Таким образом регулярность топологии сужает множество доступных топологических конструкций, но позволяет рассматривать расширенный набор логических элементов.

В данной работе были предложены новые методы формирования топологии базовых элементов для КМОП технологий с трехмерным затвором транзистора с регулярными структурами в слоях поликремния и диффузии, а также, теоретико-графовые модели логических элементов для логико-топологического синтеза. Было предложено согласованное решение проблем синтеза схемы и топологии на основе модели компонент в форме графа вложенности последовательно-параллельных структур.

Также в работе был предложен алгоритм логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой, а также маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора.

Основные выводы и результаты работы: 1. На основе модификации модели компонент в форме графа вложенности последовательно-параллельных структур SP-NM предложено согласованное решение проблем синтеза схемы и топологии библиотечных элементов и блоков с независимым анализом цепей земли (pull-down) и питания (pull-up), которое дает возможность разработки эффективного алгоритма структурной оптимизации с увеличением числа степеней свободы за счет логического аспекта графовой модели. При этом обеспечивается нужная точность задержек, мощности и площади за счет структурной интерпретации на транзисторном уровне.

2. Разработаны методы формирования топологии библиотечных элементов и блоков на основе регулярного шаблона специальной конструкции, который отображает SP-структуру на транзисторах с трехмерным затвором. В отличие от аналогичных методов обеспечивается возможность более эффективного использования поликремния для реализации затворов транзисторов, что в результате позволяет сократить площадь синтезируемого блока до 10%, за счет сокращения высоты конструкции и числа разрывов слоев диффузии между транзисторами.

3. Разработан алгоритм логико-топологического синтеза библиотечных элементов и блоков с регулярной структурой для КМОП технологий с трехмерным затвором транзистора, который обеспечивает большое число степеней свободы за счет моделей компонент в форме графа вложенности последовательно-параллельных структур, а также обеспечивает слияние общих терминалов топологических блоков. Алгоритм позволяет из логического или транзисторного описания схемы (SPICE) получить конечную топологию схемы (GDSII) и точно оценить все нужные параметры.

4. В рамках диссертационной работы был реализован программный модуль на высокоуровневом языке программирования Python, который формирует SP-NM-граф из SP-графа. Программный модуль легко настраивается на специфические особенности алгоритма логико-топологического синтеза для каждого предложенного метода формирования базовых элементов, а также предлагает возможность комбинирования разных подсхем элементов, связанных по постоянному току (DCCC) для синтеза топологии сложных логических блоков.

5. Предложен маршрут автоматизации проектирования библиотечных элементов и блоков для КМОП технологий с трехмерным затвором транзистора, особенность которого заключается в интеграции методов логического и топологического синтеза в рамках одного маршрута, что способствует достижению ускорения проектирования библиотечных элементов и блоков на 2-3 порядка по сравнению с традиционным маршрутом на основе библиотеки стандартных ячеек.