Содержание к диссертации
Введение
Глава 1. Анализ существующих методов расчета задержек на логическом уровне 12
1.1. Модели статического временного анализа для расчета задержек на логическом уровне 12
1.2. Влияние вариаций схемных параметров на работоспособность проектируемых микросхем 25
1.3. Статистический статический временной анализ 28
1.4. Классические интервальные методы анализа 30
1.5. Интервалы булевых функций 32
1.6. Известные методы анализа задержек с учетом логики работы схемы 33
1.7. Известные методы анализа задержек с учетом одновременного переключения входов 38
1.8. Выводы 42
Глава 2. Разработка методов мультиинтервального анализа быстродействия с учетом логических корреляций 44
2.1. Прообразы мультиинтервального подхода 44
2.2. Интервалы входных векторов и задержек распространения сигналов 47
2.3. Постановка задачи мультиинтервального моделирования задержек 52
2.4. Разработка метода распространения интервалов вдоль схемы 54
2.5. Разработка аппарата характеристических функций интервалов 56
2.6. Выводы 58
Глава 3. Разработка методов и моделей для интервальных оценок задержек вентилей с учетом одновременного переключения входов 60
3.1. Исследование известных моделей задержки с учетом одновременного переключения входов 60
3.2. Исследование погрешности квадратичной и кубической аппроксимации задержки с учетом одновременного переключения 71
3.3. Разработка модели задержки вентиля на основе аппроксимации коррекционной разницы 85 3.4. Разработка алгоритма поиска критического сдвига для нахождения минимального фронта 89
3.5. Разработка модели минимальной длительности выходного фронта на основе аппроксимации коррекционной разницы 95
3.6. Разработка алгоритма моделирования сложных элементов на основе анализа последовательно-параллельной структуры 99
3.7. Выводы 102
Глава 4. Программная реализация и результаты численных экспериментов 104
4.1. Маршрут характеризации и мультиинтервального моделирования СФ-блоков при заказном проектировании 104
4.2. Маршрут характеризации и логического моделирования схем с учетом одновременного переключения входов 106
4.3. Входные и выходные данные программ мультиинтервального моделирования 109
4.4. Выбор режимов мультиинтервального моделирования 117
4.5. Выводы 121
Заключение 122
Перечень сокращений
- Статистический статический временной анализ
- Интервалы входных векторов и задержек распространения сигналов
- Разработка модели задержки вентиля на основе аппроксимации коррекционной разницы
- Маршрут характеризации и логического моделирования схем с учетом одновременного переключения входов
Статистический статический временной анализ
Модель источника может использоваться как с моделью приемника, так и без нее. При проведении характеризации проводятся измерения выходного тока как функции времени для указанной длительности входного фронта и выходной емкости.
Используя токи и соответствующие емкости, можно восстановить форму напряжения сигнала. Для емкостей и формы входных фронтов, для которых не были проведены измерения тока, используется интерполяция.
CCS модель драйвера представляет собой источник тока, который зависит от времени и от тех же параметров что и в NLDM (Sin и Cout) Iout = F(t, Sin, Cout). В отличие от NLDM, CCS содержит выходной ток (рисунок 1.4), как показано в таблице 1.2.
При фиксированных значениях Sin, Cout функция F(t, Sin, Cout) представляет собой функцию тока, проходящего через нагрузочную емкость Cout при подаче на вход вентиля сигнала с фронтом Sin. Ток Iout(t) имеет колоколобразную форму. В CCS модели функция Iout(t) хранится в виде набора дискретных точек {tk ,Iokut} на отрезке переключения. Значение времени Tref фиксируется, когда входной сигнал Vin(t) пересекает пороговый уровень, по которому измеряется задержка (чаще всего 0.5 Vdd).
В отличие от NLDM в CCS используются не двумерные, а трехмерные таблицы. Значениями функций Iout = F(t, Sin, Cout) заполняют таблицы, которые строятся для каждой дуги логического графа вентиля arcij и отдельно для каждого возможного сочетания rise/fall переключений входа и выхода. Значения зависимости Iout(t), полученные в результате моделирования электрической схемы, заносятся в модель в форме одномерных таблиц. Количество временных точек, в которых производились расчеты модели, в таких таблицах не ограничивают, но их число выбирается в разумных пределах, чтобы сохранить компромисс между требуемой точностью восстановления функции Iout(t) по табличным данным и требуемым объемом памяти для хранения таблиц F(t, Sin, Cout). Преимущество такого подхода проявляется при расчете схем с RC-моделями межсоединений.
В модели CCS приемника входы, так же, как и в NLDM, представляются емкостями, но в CCS предусматривается зависимость этих емкостей от Sin и Cout. Таблицы эффективных входных емкостей связываются с каждой дугой логического графа arcij. C _1i(nr f )(Sin,Cout ),C _2(i nr f ) (Sin,Cout ) , где C_1 – это таблица значений эффективных входных емкостей, рассчитанных для половины фронта входного сигнала, от начала переключения до Tref, а C_2 – это таблица значений емкостей, вычисленных для второй половины фронта входного сигнала, от Tref до конца переключения. Возможен случай, когда эффективное значение входной емкости слабо зависит от емкости выходной нагрузки (это имеет место для многокаскадных схем), тогда допускается упрощенное представление модели входов: C _1i(nr f )(Sin),C _2i(nr f )(Sin), т.е. эффективная входная емкость зависит только от фронта входного сигнала.
Объем данных для модели CCS намного превышает число данных для NLDM, но их получение происходит за такое же количество расчетов электрической схемы. Точность данной модели приближается к электрической модели вентиля.
ECSM (Effective Current Source Model) В САПР компании Cadence применяется модель временных параметров вентилей, сходная с описанной выше CCS моделью, называемая “effective current source model” (ECSM).
ECSM - метод вычисления задержек, который использует модель источника на основе тока и модель приемника с переменной емкостью выводов, для точного вычисления значения задержки ячейки. Такой метод более эффективен для учета нелинейного поведения транзисторов при переключении и позволяет более точно моделировать межсоединения по сравнению с NLDM. ECSM использует диаграммы напряжений, которые конвертируются в диаграммы токов во время расчета задержек, в то время как CCS использует диаграммы токов явно. При использовании диаграммы напряжений возможна более быстрая и точная характеризация библиотечных ячеек.
ECSM - это расширение формата Liberty, обеспечивающее способ хранения данных, которые совместимы с существующим форматом описания задержек. Модель требует дополнительных данных при характеризации ячейки. Спецификация формата Liberty позволяет добавлять определенные пользователем группы и атрибуты. ECSM определена четырьмя дополнительными элементами: форма сигнала, емкость, пороговое напряжение и версия. Структура ECSM библиотеки изображена на рисунке 1.5 [23].
Интервалы входных векторов и задержек распространения сигналов
Альтернативным путем решения проблемы поиска входных векторов для генерации истинных критических путей является построение характеристической функции во времени или TCF (Timed Characteristic Function) [50]. TCF-функция находит множество входных векторов, для которых задержка превышает заданное ограничение по времени: TCF(y = v, t0+) = {{x}:\/t t0,y(x,t) = v}. Для нахождения входных воздействий при заданных ограничениях на задержку применяется генератор TCF-функций и анализ логической совместимости входного вектора и самой схемы (SAT-анализ). Если применить итерации для различных ограничений на задержку, данный подход можно использовать для нахождения истинного критического пути и соответствующего ему входного вектора.
Существует ряд задач моделирования цифровых схем, при решении которых необходимо нахождение как максимальной, так и минимальной задержки. Одна из наиболее распространенных задач, где требуется знание минимальной задержки, это контроль кратчайших путей на соответствие времени удержания триггера (hold). В ряде задач, таких как оценка максимального тока питания, определение интервалов переключения при анализе помехоустойчивости, характеризация и генерация макромоделей сложно-функциональных блоков [65-66] требуется нахождение не только максимального и минимального значения, но и всей совокупности интервалов возможных переключений. Таким образом, задача имеет мультиинтервальный характер. Так при анализе шумов необходима оценка пересечения по времени интервалов переключения узла агрессора и узла жертвы [23,67-68]. При анализе скачков напряжения и пикового тока требуется анализ одновременного переключения большого количества вентилей [61-64].
Среди известных подходов с использованием интервалов вещественных значений наиболее известны методы классического интервального анализа [1-3]. Однако классический интервальный анализ оперирует лишь минимальным и максимальным значением. Проблема распространения задержек вдоль схем выходит за рамки классического интервального анализа и носит характер мультиинтервального подхода. Использование мультиинтервальных методов для оценки задержки не получило распространения из-за неконтролируемого роста числа интервалов при распространении задержек вдоль схемы [2].
В диссертационной работе интервальный анализ используется в двух аспектах: для работы с вещественными интервалами задержек и с булевыми интервалами входных векторов. Использование понятия “интервал” применительно к булевым переменным, булевым векторам и к булевым функциям вполне правомерно, поскольку из теории булевой алгебры известно [69], что отношение импликации (х = у) = ((х & у) = 0) является отношением частичного порядка и для него выполнены условия рефлексивности, антисимметричности и транзитивности. Данное правило распространяется и на многозначную булеву алгебру с числом элементов, отличным от 2-х, а в двузначной алгебре логики соответствует обычному порядку (0 1). Поэтому допустимо использование отношений в виде неравенства (х у) = (( &у) = 0).
Совместное рассмотрение булевых интервалов переключений и соответствующих им вещественных интервалов задержек позволяет сократить рост неопределенности задержек, который возникает при переходе от числового представления задержек к мультиинтервальному. Учет логической совместимости интервалов задержек на выходах вентилей позволяет сократить рост неопределенности интервалов задержек по сравнению с известными методами статического временного анализа, а отсев ложных путей повышает достоверность результатов.
В диссертационной работе вместо характеристической функции с односторонним ограничением на задержку предлагается характеристическая функция интервала. Предложенная функция служит для определения множества входных векторов, для которых задержка попадает в интервал [а, Ь], при этом в отличие от TCF-подхода для определения границ интервалов не требуются итераций.
Предлагается аппарат распространения характеристических функций вдоль схемы, его отличительной особенностью является встроенный анализ логической совместимости, для которого в отличие от TCF-подхода не требуется независимый SAT-анализ. Предлагаемый аппарат позволяет проводить анализ логической совместимости всех путей от заданного входного переключения, не только критических, что необходимо при решении ряда задач, где наряду с максимальной задержкой требуется нахождение и минимальной задержки.
Разработка модели задержки вентиля на основе аппроксимации коррекционной разницы
Для повышения точности интервальных оценок задержек и выходного фронта исследованы альтернативные варианты аппроксимации минимальной задержки, а также минимального выходного фронта. Анализ поведения зависимости задержки от фронтов (рисунок 3.8) позволяет сделать вывод о применимости квадратичной или кубической аппроксимации задержки общего вида.
Зависимость минимальной задержки при одновременном переключении двух входов от длительности фронтов входных сигналов (элемент nand2 технология 45нм) В качестве примера рассматривается элемент nand2. Анализируются квадратичная и кубическая аппроксимация задержки одновременного переключения входов, задержка строится как функция длительности входных фронтов. На основании полученных данных находятся коэффициенты аппроксимации для функции задержки одновременного переключения от длительности входных фронтов F(Sx, Sy).
Во время генерации тестов, все параметры схемы (например, размер устройства и нагрузки) остаются фиксированными, в отличие от временных параметров (например, время прибытия и время переключения могут меняться).
Так же, как и в случае модели [Chen L.-C, Gupta S.K., Breuer М.А.], значения коэффициентов с,- для квадратичной (формула (3.2)) или кубической (формула (3.4)) аппроксимации находятся на основе метода наименьших квадратов по результатам серии схемотехнических моделирований для различных значений входных фронтов х = Sx, у = Sy. А = с\х1 + сіУ2 + съхУ + С4Х + съУ + сб (3-2) где с - коэффициенты, х - длительность фронта сигнала на входе X, у -длительность фронта сигнала на входе Y, Д п значение задержки. Далее находятся коэффициенты для функции аппроксимации задержки одновременного переключения (x7=0) квадратичным выражением (3.2) и погрешность аппроксимации, исходя их следующего соотношения:
Для нахождения коэффициентов аппроксимации п должно быть больше 6. Коэффициенты с находятся методом наименьших квадратов по формуле: = DljAT. Для анализа точности квадратичной модели результаты аппроксимации по формуле (3.2) сравниваются с результатами точного схемотехнического моделирования DSpice по формуле:
Для нахождения коэффициентов с был адаптирован метод наименьших квадратов. Найденные коэффициенты подставляются в формулу (3.3) для нахождения погрешности аппроксимации . Проведена серия численных экспериментов для нахождения погрешности квадратичного выражения.
Абсолютная погрешность при аппроксимации задержки квадратичным выражением (элемент nand2 технология 45нм)
Результаты применения квадратичной аппроксимации приведены на графиках, изображенных на рисунках 3.9, 3.10. Из рисунка 3.10 видно, что максимальное значение относительной погрешности составляет 4%, что точнее описывает минимальную задержку одновременного переключения, чем модель [Chen L.-C, Gupta S.K., Breuer М.А.].
В целях повышения точности были проведены численные эксперименты для нахождения погрешности аппроксимации задержки одновременного переключения (XY=0) кубическим выражением (3.4). где с - коэффициенты, x длительность фронта сигнала на входе X, у -длительность фронта сигнала на входе Y, Dmin - значение задержки. В этом случае:
Для нахождения коэффициентов c также применяется метод наименьших квадратов. Найденные коэффициенты подставляются в формулу (3.5) для нахождения погрешности кубической аппроксимации .
Абсолютная погрешность при аппроксимации задержки кубическим выражением (элемент nand2 технология 45нм)
Результаты применения кубической аппроксимации приведены на графиках, изображенных на рисунках 3.11, 3.12. Из рисунка 3.12 видно, что максимальное значение относительной погрешности составляет 3%, что точнее описывает минимальную задержку одновременного переключения, чем квадратичная аппроксимация, и значительно точнее модели [Chen L.-C, Gupta S.K., Breuer M.A.].
Аналогично проводится исследование погрешности квадратичной и кубической аппроксимации для минимальной задержки одновременного переключения входов элемента nor2 (рисунок 3.13).
Отличие состоит в том, что у элемента nor параллельно соединены nМОП транзисторы и контролирующим является переключение из „0 в „1 на входах. На рисунке 3.14 показаны графики зависимости задержки от величины смещения между фронтами входных сигналов для элемента nor2 при переключении входов из „0 в „1 – rise (рисунок 3.14а) и переключения из „0 в „1 – fall (рисунок 3.14б). На графиках представлены отдельно задержки от каждого из входов до выхода. Так как для элемента nor контролирующим переключением является переключение из „0 в „1 (рисунок 3.14а), поэтому далее рассматривается задержка этого переключения. Рис. 3.14. Зависимость задержки от величины смещения между фронтами входных сигналов при одновременном переключении входов для элемента nor2 а) для fall по выходу и б) для rise по выходу (технология 45нм)
На рисунке 3.15 изображен трехмерный график зависимости задержки одновременного переключения от величины смещения между фронтами входных сигналов и длительности фронта входного сигнала x на примере задержки элемента nor2 при переключении выхода X из „0 в „1. На рисунке 3.16 изображен график зависимости минимальной задержки элемента nor2 при одновременном переключении (XY=0) двух входов от длительности фронтов входных сигналов (технология 45нм).
Маршрут характеризации и логического моделирования схем с учетом одновременного переключения входов
Данная глава посвящена практической реализации и апробации предложенных алгоритмов и методов, а также описанию экспериментальных результатов.
В разделах 4.1 и 4.2 описываются маршруты характеризации и логического моделирования, на основе методов и алгоритмов, предложенных в диссертационной работе. В разделе 4.3 приводится описание входных и выходных файлов программ мультиинтервального анализа быстродействия. В разделе 4.5 приведены результаты численных экспериментов.
Маршрут характеризации и мультиинтервального моделирования СФ-блоков при заказном проектировании Во второй главе был предложен алгоритм распространения характеристических функций вдоль схемы с анализом логической совместимости интервалов возможных переключений. Реализация данного подхода в маршруте проектирования проиллюстрирована на рисунке 4.1.
Предложенный алгоритм был реализован в составе программы анализа быстродействия интегральных схем S2S. На рисунке 4.2 представлен маршрут характеризации и моделирования СФ-блоков. Данный маршрут предлагается использовать в процессе характеризации и моделирования СФ-блоков при заказном проектировании.
Предлагаемый маршрут характеризации и моделирования СФ-блоков В маршруте характеризации предлагается проводить декомпозицию схемы на основе DCCC (Direct Current Connected Component). После декомпозиции проводится характеризация подсхем элементов связанных по постоянному току. Для получения входных данных для характеризации подсхем элементов, предлагается проводить анализ логических корреляций с использованием метода резолюций [67]. Для моделирования схем предлагается использовать мультиинтервальный анализ. Интервалы векторов переключений и векторов задержек, полученные на предыдущем этапе распространяются от входов к выходам схемы. В процессе распространения интервалов используются операции пересечения и объединения векторов переключений, использование учета логики работы схемы позволяет отсеивать ложные пути.
Маршрут характеризации и логического моделирования схем с учетом одновременного переключения входов В третьей главе описан метод характеризации с учетом одновременного переключения входов логического элемента. Для нахождения минимальной задержки элемента с учетом одновременного переключения входов был программно реализован маршрут логического моделирования, изображенный на рисунке 4.3.
Были разработаны и встроены в маршрут характеризации программы simultaneous.tcl и approximation.tcl. Программа simultaneous.tcl производит декомпозицию схемы и подготавливает данные для дальнейшего моделирования схемы с помощью программы AlphaSim. AlphaSim -программа характеризации библиотечных элементов на схемотехническом уровне. На входе программы simultaneous.tcl файл с расширением .sp с описанием схемы, на выходе файл с расширением .tcl содержащий информацию для характеризации схемы. Результаты моделирования обрабатываются программой approximation.tcl, которая подготавливает данные для нахождения коэффициентов аппроксимации с помощью программного комплекса Matlab. На входе программы approximation.tcl файл с расширением .txt содержащий результаты моделирования, на выходе файл с расширением .m содержащий информацию для нахождения коэффициентов аппроксимации. Найденные коэффициенты аппроксимации используются в дальнейшем в программе S2S для моделирования схемы с учетом одновременного переключения входов.
Программная реализация маршрута характеризации и логического моделирования схем с учетом одновременного переключения входов вентилей Программа simultaneous.tcl обеспечивает решение следующих задач: - анализ последовательно-параллельной структуры вентилей; - подготовка входных воздействий для моделирования схемы; 108 - нахождение минимальной задержки при одновременном переключении входов; - поиск минимальной длительности выходного фронта на основе метода золотого сечения. Запуск программы simultaneous.tcl происходит в консоли с помощью команды: tclsh simultaneous.tcl test.sp, где файл test.sp – это файл с описанием схемы элемента.
Программа simultaneous.tcl предназначена для проведения анализа последовательно-параллельной структуры схемы и формирования файла для последующего моделирования схемы. Включает реализацию алгоритма нахождения минимальной длительности выходного фронта с использованием метода золотого сечения. На выходе формируется файл с расширением .tcl, который запускается с помощью программы AlphaSim. На выходе программы AlphaSim текстовый файл с результатами моделирования, который содержит входные фронты, выходные задержки и длительности выходных фронтов, полученные без учета одновременного переключения, минимальные выходные задержки и минимальные длительности выходных фронтов, полученные с учетом одновременного переключения.