Введение к работе
Актуальность темы
Важное место в суперЭВМ занимает внутрисистемный обмен информацией, от сбалансированности которого с производительностью основных вычислительных средств, а также с объемами хранимой и обрабатываемой информации в конечном итоге и зависит эффективность работы всей вычислительной системы в целом.
При рассмотрении проблемы организации ввода/вывода в суперЭВМ существенная роль отводится созданию внутрисистемных каналов обмена для подключеніи различных абонентов системы, к числу которых относятся внешняя память и внешние машины, характеризующиеся высокой интенсивностью обмена. От правильного подхода к решению этой проблемы, в частности от соответствующей пропускной способности каналов, в большой степени зависит и достижение высоких характеристик производительности суперЭВМ в целом.
Особое место, как наиболее эффективные, занимают синхронные каналы, реализующие синхронные методы передачи информации, которые обеспечивают наиболее высокопроизводительный обмен между отдельными частями суперЭВМ.
В вычислительных суперсистемах, основанных на объединении большого числа процессоров, значительную роль в повышении обшей производительности всей суперсистемы играет система коммутации, обеспечивающая связь процессоров как между собой, так и с общей памятью. Поэтому выбор оптимальной архитектуры системы коммутации, обеспечивающей максимальную пропускную способность, масштабируемость суперсистемы и компактность реализации весьма важен.
Таким образом, проблемы коммутации и синхронной передачи информации в суперЭВМ являются весьма актуальными как при разработке конкретных суперЭВМ, так и при анализе архитектурных аспектов построения перспективных вычислительных суперсистем.
Цель работы
Целью и задачей настоящей работы является рассмотрение отдельных аспектов коммутации и передачи информации в суперЭВМ.
Из всего многообразия внутрисистемного обмена в суперЭВМ в работе анализируются наиболее напряженные информационные потоки, такие как, например, связи оперативной памяти центрального процессора с подсистемами дисковой памяти и внешней полупроводниковой памяти.
В рамках проекта перспективной неоднородной вычислительной суперсистемы, основанной на объединении различных процессоров на общей, глобально-адресуемой памяти, исследуется организация как межкластерных связей внутри массово-параллельного мультипроцессора с распределенной памятью, так и его связей с оперативной памятью, мультиконвейерным унипроцессором и диспетчером пакета заданий основного вычислительного модуля.
Исследуются подход к организации связи системной памяти с оперативной памятью и другими частями суперсистемы и структура высокопроизводительного канала системной памяти.
Наряду с проблемами обмена и коммутации, в работе рассматриваются те вопросы организации системы синхронизации в суперЭВМ, от оптимального решения которых в большой степени зависит возможность построения высокопроизводительных устройств обмена, в частности использующих для достижения заданных характеристик синхронные методы передачи информации.
Научная новизна работы
-
Разработана архитектура подсистемы обмена в суперЭВМ «Электроника СС БИС/1».
-
Предложена организация связи каналов с оперативной памятью суперЭВМ с использованием оптимальной комбинированной схемы приоритета. Рассмотрена процедура обработки прерываний центрального процессора, возникающих от каналов.
-
Прелтожены структура и алгоритмы работы высокопроизводительных каналов внутрисистемного обмена в суперЭВМ. Для их реализации сформулирован принцип организации синхронной связи с использованием фазового сдвига.
-
На основе анализа архитектуры перспективной неоднородной вычислительной суперсистемы предложена структура иерархического межкластерного коммутатора мультипроцессора. Предложен метод обмена информацией как между кластерами мультипроцессора, так и с оперативной памятью суперсистемы.
5. Предложена структура канала с высокой пропускной способностью,
обеспечивающего связь между отдельными частями суперсистемы.
Практическая ценность и реализация
Разработанные автором устройства реализованы в отечественной суперЭВМ «Электроника СС БИС/1».
Предлагаемые иерархическая система коммутации и высокопроизводительный канал системной памяти могут быть использованы при дальнейшей разработке перспективной неоднородной вычислительной суперсистемы, что нашло свое отражение в проекте № 037.02.245 49 Миннауки РФ по программе «Информатизация России».
Личный вклад автора в получении научных результатов заключается в следующем:
участие в разработке принципов построения подсистемы обмена суперЭВМ «Электроника СС БИС/1»;
предложена структура каналов обмена с подсистемами дисковой памяти и внешней полупроводниковой памяти;
сформулирован принцип синхронной связи с использованием фазового сдвига, получены аналитические выражения длин линий данных и синхросигнала и определен диапазон устойчивой работы синхронной передачи;
разработаны, промоделированы и реализованы четыре устройства: ГПИ
(ГРУППОВОГО ПРИОРИТЕТА И ИМИТАЦИИ), имеющее децимальный номер
ЩЯ2.222.002-28, КС (КАНАЛОВ СИНХРОННЫХ), имеющее децимальный номер
ЩЯ2.222.002-31, КСВИ (КАНАЛ СИНХРОННЫЙ ВЫСОКОПРОИЗВОДИТЕЛЬНЫЙ
ВВОДА), имеющее децимальный номер ЩЯ2.222.002-29, и КСВО (КАНАЛ СИНХРОННЫЙ ВЫСОКОПРОИЗВОДИТЕЛЬНЫЙ ВЫВОДА), имеющее децимальный номер ЩЯ2.222.002-30, в составе суперЭВМ «Электроника СС БИС/1»;
в рамках проекта перспективной неоднородной вычислительной суперсистемы предложены архитектура среды для высокопроизводительного обмена информацией в кластерном мультипроцессоре, алгоритмы передачи и форматы сообщений как между кластерами мультипроцессора, так и с оперативной памятью, исследованы структуры иерархического межкластерного коммутатора в целом и составляющих его центральных и периферийных узлов коммутаторов I и 11-го уровней;
предложена структура многоразрядного канала с развитой буферной памятью, пиковая пропускная способность которого составляет 2 Гбайт/с.
Апробация результатов
Основные положения диссертации докладывались на следующих семинарах и
конференциях: Отраслевой научно-технической конференции «Актуальные проблемы
развития вычислительной техники» (Москва, 1988), семинаре Института
высокопроизводительных вычислительных систем РАН (Москва, 1995, 1997), Пятом Международном семинаре «Распределенная обработка информации» (Новосибирск, 1995), International Workshop on Advanced Electronic Technology '95 (Moscow, 1995), VI Конференции РТА «Многопроцессорные системы, вычислительные технологии» (Домодедово, 1996), Шестом Международном семинаре «Распределенная обработка информации» (Новосибирск, 1998), Научной конференции, посвященной 70-летию со дня рождения академика В.А. Мельникова (Москва, 1999), семинаре отдела высокопроизводительных вычислительных систем Института системного анализа РАН (Москва, 1999, 2000).
Публикации
Пучков И.И. является автором 17 научных публикаций по теме диссертации.
Структура и объём диссертации
Диссертация состоит из введения, четырех глав, заключения и списка литературы. Содержание диссертации изложено на 98 страницах, включает в себя 25 рисунков, 7 таблиц и список литературы из 28 наименований.