Содержание к диссертации
Введение
1. Анализ методов повышения надежности и производительности программируемых логических контроллеров 11
1.1. Введение 11
1.2. Требования, предъявляемые к программируемым логическим контроллерам 12
1.3. Классификация программируемых логических контроллеров 16
1.4. Функциональный состав программируемых логических контроллеров 20
1.4.1. Системные шины 20
1.4.2. Промышленные сети 21
1.4.3. Устройства связи с объектом 23
1.4.4. Устройства хранения информации 24
1.5. Анализ методов повышения надежности программируемых логических контроллеров 27
1.6. Анализ методов повышения производительности программируемых логических контроллеров 30
1.7. Выводы 32
2. Методы повышения надежности программируемых логических контроллеров 33
2.1. Введение 33
2.2. Метод периодического сохранения состояния задачи 34
2.3. Увеличение надежности модулей энергонезависимых ЗУ 35
2.4. Метод периодического тестирования 42
2.5. Методика определения параметров периодического тестирования 46
2.6. Метод фиксирования несанкционированного обращения программы в заранее определенные области памяти 53
2.7. Методика определения среднего времени наработки на сбой 57
2.8. Методика определения среднего времени восстановления после сбоя 58
2.9. Программируемые логические контроллеры повышенной надежности 59
2.9.1. Программируемый логический контроллер средней производительности повышенной надежности 59
2.9.2. Производительный программируемый логический контроллер повышенной надежности 62
2.9.3. Высокопроизводительный программируемый логический контроллер повышенной надежности 66
2.10. Выводы 69
3. Методы повышения производительности 72
3.1. Введение 72
3.2. Повышение быстродействия энергонезависимых ЗУ 73
3.3. Оптимизация производительности контроллеров в многопроцессорных системах 79
3.4. Оптимизация системного контроллера микропроцессора 80386ЕХ 89
3.4.1. Контроллер шины VME 90
3.4.2. Режим ведущего 94
3.4.3. Режим ведомого 97
3.4.4. Режим запросчика 98
3.4.5. Повышение производительности путем аппаратной реализации обработчика прерываний 100
3.4.6. Программная модель контроллера шины VME 102
3.4.7. Контроллер системной памяти 115
3.4.8. Контроллер периферийной шины Xbus 117
3.5. Выводы 119
4. Аппаратно-программный комплекс для повышения надежности IBM PC совместимых программируемых логических контроллеров 120
4.1. Введение 120
4.2. Устройства контроля 120
4.2.1. Устройство контроля системной шины 122
4.2.2. Устройство контроля локальной шины 129
4.3. Выводы 134
Заключение 136
Литература
- Функциональный состав программируемых логических контроллеров
- Увеличение надежности модулей энергонезависимых ЗУ
- Оптимизация производительности контроллеров в многопроцессорных системах
- Устройство контроля системной шины
Введение к работе
Актуальность. В настоящее время рынок средств промышленной автоматики в России находится в стадии формирования. Растет число компаний, которые предлагают различные компоненты систем управления и контроля промышленных объектов. Широко представлены иностранные производители, например , Texas Micro, OR, Advantech, PEP. К сожалению, отечественные производители аппаратных средств систем автоматизации представлены очень скудно. Растет число системных интеграторов - компаний, которые оказывают услуги по комплексному решению задач автоматизации (на российском рынке это прежде всего такие компании, как ProSoft и RTSoft).
Надежность зарубежных образцов различных устройств автоматизации недостаточна.
Одним из элементов системы автоматизации является программируемый логической контроллер (ПЛК). ПЛК - это микропроцессорное устройство, которое выполняет следующие функции: сбор данных с различных датчиков; обработка полученных данных; передача обработанных данных в компьютерный центр; выдача управляющих воздействий исполнительным устройствам.
Надежность и производительность системы автоматизации в значительной степени определяется характеристиками ПЛК.
Возникла необходимость разработки отечественных ПЛК повышенной надежности и производительности.
Состояние вопроса.
К началу исследований, описанных в диссертации, в России серийно производился целый ряд программируемых логических контроллеров (ПЛК). Наиболее известными являются: "Ломиконт", "Ремиконт", "Ш-711", "Техноконт" [1]. Параметры данных устройств уже не соответствуют современным требованиям к ПЛК по надежности и производительности.
Работа посвящена научному обоснованию технических решений, внедрение которых вносит значительный вклад в решение прикладной задачи по повышению надежности и производительности аппаратных средств промышленной автоматизации.
Цели работы.
1. Разработка методов повышения надежности ПЛК.
2. Разработка методов повышения производительности ПЛК. Задачи исследования.
1. Усовершенствование метода периодического тестирования. 2. Разработка метода фиксирования несанкционированного обращения программы по заранее определенным областям памяти.
3. Обоснование расчетно-экспериментальных методик определения показателей надежности ПЛК.
4. Разработка методов повышения быстродействия контроллера ОЗУ и контроллера системной шины VME.
Научная новизна.
1. Усовершенствован метод периодического тестирования, который позволяет повысить надежность - увеличить среднее время наработки на сбой до 60000 часов, что на 20% больше, чем у существующих аналогов.
2. Предложен метод фиксирования несанкционированного обращения программы по заранее определенным областям памяти, который позволяет повысить надежность - уменьшить среднее время восстановления после сбоя до 1 с, что в 10 раз меньше, чем у существующих аналогов.
3. Разработан метод проектирования системного контроллера микропроцессора 80386ЕХ, который позволяет увеличить производительность 16-разрядных ПЛК до 7142 Dhrystones, что в 2 раза больше, чем у существующих аналогов.
Практические результаты работы.
1. Разработаны и внедрены в серийную аппаратуру следующие устройства:
- высоконадежный ПЛК на отечественной элементной базе;
- высоконадежный, производительный ПЛК;
- высоконадежный, высокопроизводительный ПЛК;
- высоконадежный, производительный ПЛК, работающих в условиях повышенной температуры;
- высоконадежный, производительный ПЛК, работающий в условиях повышенной температуры и не требующий принудительного охлаждения;
- высоконадежное энергонезависимое ЗУ на основе флэш-памяти;
- высоконадежное, быстродействующее энергонезависимое ЗУ на основе флэш-памяти;
- логический анализатор системной шины ISA;
- логический анализатор локальной шины микропроцессора 80486;
2. Обоснованы основы проектирования системного контроллера микропроцессора 80386ЕХ.
3. Повышена надежность ПЛК (увеличено время наработки на сбой) на 20%, производительность 16-разрядных ПЛК повышена в 2 раза.
Результаты, выносимые на защиту.
1. Методы повышения надежности ПЛК:
- метод периодического тестирования;
- метод фиксирования несанкционированного обращения программы по заранее определенным областям памяти.
2. Методики определения показателей надежности:
- среднее времени наработки на сбой ПЛК;
- среднее время восстановления после сбоя.
3. Методы увеличения производительности ПЛК:
- метод проектирования контроллера двухпортового ОЗУ;
- метод проектирования контроллера системной шины VME. Апробация работы. Материалы, положенные в основу диссертации, докладывались на научно-техническом семинаре "Некоторые вопросы фундамен тальных и прикладных исследований компьютерных технологий и систем, программное обеспечение систем реального времени" (г. Ялта, 1995 г.), на 3 Международной научно-технической конференции "Современные методы и средства океанологических исследований" (г. Москва, 1998г.).
Публикации. По теме диссертации опубликовано 7 печатных работ.
Структура и объем диссертации. Диссертация состоит из введения, 4 разделов, заключения, списка используемой литературы, 5 приложений. Она содержит 41 рисунок, 33 таблицы и список используемой литературы из 32 наименований. Общий объем работы составляет 150 страниц.
Краткое содержание работы. В первом разделе приводится обзор литературы, который посвящен системам управления, проведена их классификация, определена архитектура и основные компоненты таких систем, а также методы повышения надежности. Во втором разделе рассмотрены методы повышения надежности и методики определения показателей надежности ПЛК. В третьем разделе рассмотрены методы повышения производительности ПЛК. В четвертом разделе рассмотрено тестирование ПЛК.
Функциональный состав программируемых логических контроллеров
Как всякое микропроцессорное устройство, ПЛК содержит следующие функциональные блоки: микропроцессор; ОЗУ; ПЗУ, системный контроллер; периферийные устройства.
Системный контроллер состоит из следующих функциональных блоков: контроллер кэш-памяти; контроллер системной памяти; контроллер локальной шины; программируемый системный таймер; программируемый контроллер прерываний; контроллер ПДП; контроллер системной шины.
Набор периферийных устройств следующий: контроллер интерфейса для подключения НГМД, контроллер интерфейса IDE для подключения НЖМД, часы реального времени; контроллеры последовательных каналов ввода/вывода; контроллер параллельного канала ввода/вывода.
На стоимость и производительность систем управления и контроля большое влияние оказывает тип системной шины, на которой строится система. Рассмотрим шины, которые нашли наибольшее применение в системах промышленной автоматизации (табл. 5) [15, 16]. На стоимость системы оказывает влияние прежде всего: количество контактов соединителя системного интерфейса, размер модуля в системе (form-factor), тип микросхемы приемника/передатчика системного интерфейса. Производительность системы оценивается по разрядности системного интерфейса
Результат анализа системных шин приведен в таблице (заштрихованные строки соответствуют наиболее оптимальным вариантам для ПЛК).
При построении систем автоматизации, которые содержат большое количество оборудования (датчики, ПЛК, промышленные компьютеры, промышленные рабочие станции и т.д.), большое внимание уделяется объединению всех этих устройств в единую информационную сеть. С точки зрения структуры системы промышленной автоматизации промышленные сети различаются на две группы [17]: шины масштаба предприятия (factory floor bus); шины производственных участков (field bus).
Шины масштаба предприятия объединяют управляющие компьютеры нескольких цехов в единую информационную сеть. Пропускная способность сети для этого уровня должна быть очень высокой.
Шины производственных участков объединяют в сеть различные устройства: ПЛК, датчики, механические приводы, модули ввода-вывода. Требование к пропускной способности для этой группы промышленных сетей уже не настолько высоки, как для шин масштаба предприятия.
Два уровня промышленных сетей различаются прежде всего различными методами доступа к шине. Для создания расширяемых систем промышленной автоматизации необходимо предусмотреть наличие в системе средств для организации промышленных сетей обоих уровней. Рассмотрим более подробно некоторые протоколы промышленных сетей (табл. 6).
Существуют два метода упорядоченного доступа: централизованный и децентрализованный. Из централизованных методов доступа наиболее известен метод ведущий/ведомый (master/slave). Известны две модели децентрализованного доступа к шине: модель случайного доступа к шине; модель с передачей маркера. Модель случайного доступа к шине (CSMA/CD - Carrier Sense Multiple Access with Collision Detection). Недостатком этой модели является потеря эффективности передачи данных при загрузке канала более 30%. При больших загрузках сети выгоднее использовать модель с передачей маркера.
По результатам проведенного анализа при создании системы управления наиболее оптимальной является PROFIBUS (выделенная строка в табл. 6).
В состав системы управления входят устройства ввода-вывода, с помощью которых система общается с внешним миром (различные датчики, механические приводы и т.д.). При решении задач управления промышленными объектами необходимо обладать различной информацией об управляемом объекте. В роли такой информации может выступать температура, давление, влажность и другие параметры, характеризующие некоторый технологический процесс. В качестве устройств, производящих измерения используются различные датчики (термопары, тензометрические датчики). Кроме устройств, производящих измерения, в системе могут присутствовать устройства, которые управляют некоторыми объектами (различные механические приводы). Но как бы не был разнообразен мир промышленной автоматизации, можно выделить несколько типов устройств связи с объектом (УСО), возможности которых достаточно для построения системы контроля и управления любым технологическим процессом. Различают следующие типы УСО [18]: АЦП; ЦАП; частотные устройства; импульсные устройства; контроллеры двигателей; дискретные устройства.
Все УСО выпускаются в виде отдельных модулей, которые могут подключаться к таким системным шинам, как: ISA, VME, а также PCMCIA. Реже встречаются модули УСО на базе шин PC/104, MicroPC, STD. Также предлагаются модули УСО в виде мезонинов.
В компьютерах для настольных применений нашли применение устройства хранения информации с механическим приводом. Можно выделить следующие виды устройств хранения информации компьютеров для настольных применений: несменное устройство большой емкости - накопитель на жестком магнитном диске (НЖМД); сменное устройство малой емкости - накопитель на гибком магнитном диске (НГМД). Для подключения НЖМД используются ин терфейсы IDE или SCSI. В некоторых применений систем управления разрешается использование таких устройств.
Однако в жестких условиях окружающей среды применение накопителей с механическим приводом НЖМД и НГМД) бывает невозможно. Здесь используются энергонезависимые микросхемы памяти (флэш-память). Устройства флэш-памяти делятся на следующие типы: карты флэш-памяти в стандарте PCMCIA; диски флэш-памяти; платы флэш-памяти; микросхемы «диск на кристалле» (disc on chip); полупроводниковые диски (solid-state disc).
Отличительными особенностями сменной карты флэш-памяти в стандарте PCMCIA являются: простота их применения; маленькие габаритные размеры; малые весовые показатели; средняя емкость накопителя (до 40Мбайт).
Лидер в производстве устройств флэш-памяти компания SanDisk стремясь уменьшить габаритные размеры карт памяти предлагает сверхминиатюрные карты флэш-памяти в стандарте CompactFlash. Емкость таких карточек составляет до 15Мбайт.
Увеличение надежности модулей энергонезависимых ЗУ
Широко применяется следующий способ повышения среднего времени наработки на отказ - использование энергонезависимых ЗУ вместо НГМД и НЖМД. Дальнейшее повышение надежности предлагается достичь схемотехническими методами. Основными способами повышения надежности устройства являются уменьшение количества СБИС и уменьшение функциональной насыщенности СБИС. Это приводит к ограничения функциональных возможностей устройства. С целью выявления необходимых функциональных возможностей проведен анализ зарубежных аналогов модулей энергонезависимых ЗУ. По результатам этого анализа, для модулей энергонезависимых ЗУ был определен необходимый набор функциональных возможностей (см. табл. 1).
Известна структурная схема, которой следуют при разработке энергонезависимых ЗУ на основе шины ISA (рис. 1). Предлагается ввести управляемый преобразователь напряжения и управляющие регистры, программная модель которых соответствует табл. 1. Это позволит увеличить надежность - увеличить среднее время наработки на отказ. Хорошо известны схемотехнические способы реализации модулей энергонезависимых ЗУ. Анализ данных способов показал, что они либо не удовлетворяют требованиям повышенной надежности, либо не обладают необходимым быстродействием. Поэтому, были проведены исследования способов схемотехнических решений модулей энергонезависимых ЗУ. Рассматривались три способа реализации (табл. 2).
Первый способ реализации характеризуется максимальным средним временем наработки на отказ. Второму способу реализации свойственно наличие необходимых функциональных возможностей. Третий способ реализации характеризуется максимальными функциональными возможностями. Для проведения расчета среднего времени наработки на отказ для каждого способа были синтезированы принципиальные электрические схемы. Для оценки производительности были созданы поведенческие модели на языке Verilog-XL. Производительность оценивалась по времени выполнения тестовой задачи. Тестовая задача заключается в выполнения следующих циклов: чтение данных из массива размером 64 Кбайт; стирание массива размером 64 Кбайт; запись данных в массив размером 64 Кбайт. Проведена оптимизация по следующим параметрам: надежность модуля, быстродействие модуля. Рассматривался комплексный показатель, равный отношению надежности к быстродействию. По выбранному показателю оптимален второй вариант реализации (затемненный столбец табл. 2).
Выбранный способ проектирования был использован при разработке энергонезависимого ЗУ на основе шины ISA. Контроллер выполнен на микросхемах ПЛМ (см. рис. 2,3). Банк памяти выполнен на микросхемах флэш-памяти 28F016SA фирмы Intel [21]. Емкость банка памяти может изменяться от 8 до 48Мбайт в зависимости от требования заказчика. Создано синтезируемое описание контроллера на языке Verilog-XL. Проведенные экспериментальные исследования подтвердили расчетные величины потребляемой мощности и про изводите льности. Продолжительные наблюдения (5 лет) на серийно выпущенных модулях (100 штук при 2 отказах) подтверждают оцененный показатель надежности - среднее время наработки на сбой (300 тысяч часов).
Для обеспечения уменьшения времени фиксирования сбоя применяется метод периодического тестирования. Метод периодического тестирования заключается в следующем: периодически работа текущей задачи программы прерывается и управление передается подпрограмме периодического тестирования. Данная подпрограмма проверяет устройства ПЛК. Если проверка завершена с ошибкой, то восстанавливается предыдущее состояние задачи из флэш-памяти (метод периодического сохранения).
Периодическое тестирование уменьшает время, отводимое для выполнения текущей задачи. Поэтому, необходимо оптимизировать параметры периодического тестирования. Параметрами периодического является: период периодического тестирования Тпер.тест.; время тестирования Ттест. Методика определения данных параметров изложена далее.
Для управления периодическим тестированием, предлагается использовать высоконадежный элемент - сторожевой таймер [22]. Сторожевой таймер состоит из двух последовательно соединенных таймеров и блока управления. Первый таймер задает частоту тестирования. Второй таймер задает время тестирования (рис. 4).
Оптимизация производительности контроллеров в многопроцессорных системах
Известны способы организации высокопроизводительных многопроцессорных систем. Широко применяемые контроллеры системных шин многопроцессорных систем не оптимальны. В данном разделе описаны исследования по оптимизации контроллеров системной шины. Были проведены исследования производительности разработанных контроллеров в двухпроцессорной системе и в трехпроцессорной системе.
На рис. 6 представлена структурная схема модуля. Модуль состоит из следующих функциональных блоков: микропроцессор 80386ЕХ; ОЗУ; ПЗУ; энергонезависимое запоминающее устройство; арифметический сопроцессор; системный контроллер; контроллер шины VME; последовательные каналы ввода/вывода [27].
Стандартным путем повышения производительности в обычных компьютерах является использование кэш-памяти. Использование такой памяти в промышленных компьютерах не всегда оправдано. Оно ведет к повышению потребления энергии, снижению надежности, связанной с увеличением числа микросхем и повышение температуры функционирования модуля, увеличению габаритов. В то же время в промышленных компьютерах объем ОЗУ должен быть существенно ниже, чем в инструментальных компьютерах, так как в него загружается уже отлаженная программа без системы разработки. Это дает возможность использования в качестве ОЗУ микросхем статической памяти меньшего объема, но большего быстродействия. Кроме повышения быстродействия, применение статического ОЗУ существенно повышает надежность системы и ее радиационную стойкость. Поэтому в рассматриваемом модуле применены микросхемы статического ОЗУ.
Использование общей памяти для слабосвязанных многопроцессорных систем является одним из самых эффективных механизмов. Для этих целей на модуле устанавливают дополнительную память или выделяют часть ОЗУ для межпроцессорного обмена. Наиболее эффективным является, конечно, использование отдельного ОЗУ. Однако это приводит к снижению надежности, повышению тепловыделения и увеличению габаритов. Поскольку в качестве ОЗУ использованы микросхемы быстродействующей статической памяти, то выделение из него объема, требуемого для межпроцессорного обмена, является оправданным. Однако в этом случае с одним и тем же ОЗУ могут одновременно работать как микропроцессор, так и другой модуль процессора на шине VME. Для снижения потери времени на эту операцию был разработан арбитр, не требующий дополнительного времени на определение того, кто должен обмениваться с ОЗУ. Для этого, в случае обмена микропроцессора с ОЗУ, арбитрация начинается в конце текущего цикла микропроцессора. Если имеется запрос со стороны шины VME к ОЗУ модуля процессора, то арбитр отдает право обмена информацией с ОЗУ модулю задатчика на VME в конце текущего цикла. В этом случае следующий цикл микропроцессора обращения к ОЗУ будет несколько дольше. При отсутствии цикла обращения микропроцессора к ОЗУ право на обмен модуля задатчика VME с ОЗУ отдается ему сразу же после поступления от него запроса. Это достигается тем, что шина ОЗУ отделена от других локальных шин процессора и доступ со стороны VME к ОЗУ никак не связан с ними.
Такая структура позволит одновременно обмениваться информацией модулю задатчика VME с ОЗУ модуля процессора и микропроцессору - с остальными устройствами, установленными на модуле, без потери времени.
Поскольку может быть одновременное обращение модуля к устройству на шине VME и другого ведущего VME к ОЗУ процессора, возможно образования ситуации "клинч", когда оба устройства ждут друг друга. В модуле эта ситуация решена очень просто. Приемники/передатчики (рис. 6), разделяющие шину микропроцессора от шины ОЗУ переключаются в третье состояние, и дается доступ мастера VME к ОЗУ процессора.
Устройство контроля системной шины
В модуле применена ОЭВМ типа 8051 фирмы Intel. Была разработана программа для ОЭВМ, которая выполняет следующие функции: инициализация ОЭВМ при включении питания; организация записи в блок регистров; организация чтения данных из буферной памяти; связь по каналу последовательной передачи данных RS232 с инструментальной машиной.
Организация записи в блок регистров осуществляется следующим образом: принимается байт данных из инструментальной машины; выставляется сигнал управления приемником/передатчиком данных; выставляется сигнал управления выбранным регистром в блоке регистров.
Для организации чтения данных из буферной памяти, осуществляются следующие действия: выставляется сигнал режима работы модуля (чтение буферной памяти); выставляется сигнал управления приемником/передатчиком данных; выставляется сигнал увеличения адреса счетчика адреса буферной памяти; выставляются сигналы управления мультиплексором данных; байт данных принимается из буферной памяти; байт данных передается через канал RS232 в инструменталную машину.
Триггер предназначен для подачи сигнала начала записи в буферную память при появлении на шине ISA начального события и состоит из следующих функциональных блоков: компаратор адреса начального события; компаратор типа цикла; счетчик количества начальных событий; компаратор количества начальных событий; триггер начала записи.
Компаратор адреса начального события сравнивает адрес текущего цикла шины ISA с адресом, который записан в регистрах адреса начального события. При совпадении адреса устройству управления выставляется сигнал STM. Компаратор выполнен на двух микросхемах 74ALS519 (8-разрядный компаратор) и двух микросхемах 74F85 (4-разрядный компаратор).
Компаратор типа цикла сравнивает тип цикла начального события (разряды TYPE[3..0] регистра команды) с сигналами на шине ISA (IOR , IOW , MEMR , MEMW ).
Счетчик количества начальных событий увеличивает свое содержание при каждом срабатывании компаратора адреса начального события и компаратора типа цикла. Счетчик выполнен на двух микросхемах 74F74 и позволяет проводить подсчет количества начальных событий до трех раз.
Компаратор количества начальных событий сравнивает текущее количество начальных событий с необходимым количеством начальных событий (разряды CNT[1..0] в регистре команды).
Триггер начала записи защелкивает сигнал поступающий от компаратора количества начального события и выдает сигнал устройству управления, который разрешает запись в буферную память.
Приемники/передатчики интерфейса RS232 предназначены для согласования физических уровней сигналов интерфейса RS232 и внутренних сигналов модуля.
Был разработан модуль контроля локальной шины БТО1-210.Структурная схема модуля подобна схеме, представленной на рис. 1. Модуль состоит из следующих функциональных блоков: приемники сигналов локальной шины микропроцессора 80486; буферная память; приемник/передатчик данных; устройство управления; триггер; приемники/передатчики интерфейса RS232.
Буферная память предназначена для хранения данных, которые записываются в нее для последующего считывания в инструментальную машину и окончательного анализа. Буферная память реализована на микросхемах статической памяти с организацией 64Кбайт на 4разряда. Организация всей буферной памяти - 64Кбайт на 88 разрядов. У одной микросхемы памяти не используются два разряда, поэтому информационная организация буферной памяти составляет 64Кбайт на 86 разрядов. Всего применено 22 микросхемы памяти. Быстродействие микросхем памяти составляет 35нс. Буферная память организована по принципу FIFO (First Input First Output). Для того чтобы массив микросхем статической памяти функционировал как FIFO, организован счетчик адреса буферной памяти на 16 разрядов. Счетчик выполнен на четырех микросхемах 74F161. Эта микросхема представляет собой синхронный четырехразрядный бинарный счетчик с асинхронным сбросом. Приемник/передатчик данных выполняет ту же функцию, что и в модуле БТ01-208.
Устройство управления состоит из следующих функциональных блоков: мультиплексор данных; триггер переполнения; блок регистров; программируемая логическая матрица (ПЛМ); однокристальная микроЭВМ (ОЭВМ).
Мультиплексор данных необходим для согласования ширины шины данных буферной памяти (86 разрядов) с шиной данных ОЭВМ (8 разрядов). Мультиплексор выполнен на восьми микросхемах 74AS250. Эта микросхема представляет собой мультиплексор данных с организацией 16 на 1.
Триггер переполнения выполнен так же, как триггер переполнения в модуле БТ01-208.
Блок регистров состоит из четырех регистров, которые реализованы на микросхемах 74F373. Эта микросхема является 8-разрядной регистром-защелкой (latch). Блок регистров составляют следующие регистры: регистр старшего байта старшего слова адреса начального события; регистр младшего байта старшего слова адреса начального события; регистр старшего байта младшего слова адреса начального события; регистр младшего байта младшего слова адреса начального события; регистр команды.
