Введение к работе
Актуальность теш. Одной из основных тенденций развития микроэлектроники является повышение уровня интеграции БИС, который в основном определяется следующими двумя факторами:
уровнем развития технологии;
плотностью упаковки топологии.
Очевидно, что при фиксации технологического уровня второй Фактор является определяющим.
Топологическое проектирование - один из наиболее трудоем-ких этапов разработки БИС даже в современных условиях при наличии средств автоматизации проектирования, облегчающих и ускоряющих труд тополога. Его эффективность непосредственно определяет эффективность производства кристаллов БИС. Причем влияние качества .топологии очень велике, поскольку основной показатель эффективности производства, определяющий его стоимость, (процент выхода годных кристаллов) увеличивается с уменьшением площади кристалла, а зависимость имеет полиномиальный характер, Показатель степени прямо пропорционален сложности технологического процесса изготовления БИС (числу фотолитографий) , ибо определяется числом дефектов, возникающих как в самом кристалле, так и на каждой из стадий производства ИС.
Разработка плотноупакованной топологии чрезвычайно сложный, трудоемкий процесс, и его ускорение и упрощение является одной из самых важных задач микроэлектроники, для решения которой в настоящее время широко используются различные средства автоматизации. К ним относятся различные графические редакторы топологии (сейчас и редакторы символической топологии), программы размещения и трассировки фрагментов топологии, программы генерации топологии, позволяющие не просто воспроизвести фиксированные топологические конфигураций, но и осуществить их параметризацию как структурную (разрядность схем), так и электрическую (подстройка ширин каналов транзисторов под заданную нагрузку).
В последнее десятилетие в связи с ростом числа фирм-изготовителей БИС и особенно быстрым совершенствованием технологии и широким применением интегральной реализации при разработке аппаратуры очень ага^алЙой стала и технологическая параметри-
-2-. зация разработок, позволяющая не ускорить процесс проектирования топологии, а практически "исключить" его при совершенствовании технологических норм на предприятии-изготовителе или при переходе на технологическую .линию другого предприятия.
Среди отечественных разработок методов- топологического проектирования БИС и инструментальных программных средств их поддержки, то есть САІІР, в настоящее время отсутствуют те, которые комплексно решали бы проблему технологической инвариантности. Можно констатировать, что эта область находится в стадии идейного созревания, хотя отдельные элементы - подходы к решению проблемы - уже просматриваются. Можно отметить два из них - сеточный метод разработки топологии и метод программной генерации гибкой топологии. Оба подхода интенсивно развиваются, но, обладая неоспоримыми-достоинствами, не лишены и недостатков. В частности, сеточный метод разработки .топологии обеспечивает существенное ускорение получения топологического чертежа, но его результатом является жесткая топология с двухкратным превышением площади кристалла. При реализации метода программной генерации гибкой топологии получается либо плотно-упакованная топология в конкретной технологии, либо не плотная с обеспечением инвариантности к проектным нормам.
На западном рынке период идейного созревания анализируемой области, по-видимому, закончился. Свидетельством этому может служить появление в начале 1990 г. коммерчески доступных инструментальных программных средств, решающих проблему технологической инвариантности, например, изделия авторитетной фирмы Valid Logic System (США) - пакета Construct Process Independent. Цена этого пакета - 50 тыс. долларов
Предметом исследования диссертационной работы является проектирование плотноупакованной топологии фрагментов цифровых КМОП БИС.
Поскольку в настоящее время достаточно четко обозначилась лидирующая роль КМОП-технологии, речь в первую очередь идет об этой технологии, хотя желателен еыход на более широкую область применимости.
Цель работы состоит в исследовании и . разработке мєтодое проектирования плотноупакованной топологии фрагментов КМОП БЛС, снижавших трудоемкость и время проектирования и обеспечи-
-' 3 -
вающих "долговечность" проектов и их переносимость с одной технологической линейки на другую, путем обеспечения их технологической инвариантности.
Согласно поставленной цели в диссертационной работе решались следующие задачи:
і. Исследование различных методов проектирования плотноу-пакованной топологии фрагментов цифровых КМОП БИС и оценка их пригодности для обеспечения технологически инвариантного проектирования.
2. Получение для различных методов проектирования тополо
гии цифровых комплементарных схем в КМОП-технологии с двухс
лойной металлизацией оценок по.плотности упаковки и оценок по
соотношению величин паразитных параметров (площадей активных
областей транзисторов), и выбор для дальнейшего исследования
метода, поддающегося формализации и обеспечивающего максималь
ную плотность упаковки.
3. Разработка методики оценки аппаратурных затрат при
.проектировании.цифровых КМОП БИС для различных методов проек
тирования топологии фрагментов.
-
Выбор состава и способа организации элементов конструктива, обеспечивающего реализацию выбранного метода проектирования.
-
Разработка алгоритма сжатия топологии фрагментов цифровых КМОП БИС в соответствии с выбранным для реализации методом.-
методы исследования. Результаты исследований, включенных в диссертацию, базируются на методах проектирования топологии, теории КМОП-схем, теории графов, а также на накопленном опыте и результатах в области проектирования топологии фрагментов цифровых КМОП БИС, полученных при выполнении на кафедре ВТ СПбГЭТУ НИР N 3600/0ЛБИС-8 с'НИИЭТ (г. Воронеж), НИР N 4935/0ЛБИС-9 с ЛКТБ ЛОЭП "Светлана" (г. Санкт-Петербург) и НИР "ТРАБАСКА-РВО" и "ТРАБАСКА-2-РВ0" с ЛОНИИР (г. Санкт-Петербург).
Научная новизна полученных в работе результатов заключается в следующем:
1,- Выполнены классификация и сравнительный анализ известных методов проектирования плотноупакованной топологии . фраг-
-4-. ментов цифровых КМОП БИС.
2. Предложены два новых метода технологически инвариант
ного проектирования плотноупакованной топологии фрагментов
цифровых КМОП БИС:
метод программируемого БМК (метод БМК с технологически инвариантно программируемой топологией поля разводки);
метод виртуальной сетки, основанный на сжатии топологии и принципиально отличающийся от известных возможностью изменения формы транзисторов в процессе сжатия, что позволяет обеспечить плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную.
-
Для различных методов проектирования топологий цифровых комплементарных схем в КМОП-технологии с двухслойной металлизацией получены оценки . по плотности упаковки и по площади активных областей их транзисторов, вносящих основной вклад" в паразитные емкости каскадов схем. Максимальная плотность упаковки и минимальная площадь активных областей достигается в рамках метода виртуальной сетки с изменяющейся топологией элементов (после топологий, выполненных вручную).
-
Предложена методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС, базирующаяся на соотношении плотностей упаковки топологии фрагментов цифровых КМОП БИС для различных мєтодое проектирования топологии фрагментов.
-
Предложен способ секционной топологической организации КМОП-транзисторов, обеспечивающий реализацию предложенного метода проектирования на основе виртуальной сетки благодаря возможности изменения формы транзисторов в процессе сжатия топологии.
-
Предложен алгоритм сжатия, обеспечивающий плотность упаковки, приближающуюся к плотности упаковки топологий, разработанных вручную, благодаря возможности изменения формы транзисторов ь процессе сжатия, что ранее считалось неформзли-зуемым.
Практическая ценность диссертационной работы состоит в том, что:
1. Предложенная методика оценки аппаратурных затрат при проектировании цифровых КМОП БИС позволяет определять площадь
-'5 -функциональных фрагментов цифровых КМОП БИС для различных методов проектирования без трудоемкой и длительной разработки фрагментов до уровня топологического чертежа, что делает возможным ее использование на верхних этапах -проектирования вычислительного устройства.
2. реализация предложенных в работе методов и алгоритма в САПР БИС позволит:
обеспечить высокую плотность упаковки топологии фрагментов цифровых КШП БИС;
значительно упростить и ускорить процесс разработки плотноупакованной топологии путем сокращзния объема рутинной работы;
обеспечить "долговечность" проектов и их переносимость на новые технологические линейки за счет автоматизации переработки топологии при переходе на новые конструкторско-технодо-гичесние требования (КТТ) как при совершенствовании технологии на одном производстве, так и при переходе к технологии, реализованной на другом.
Кроме того, к практическим результатам диссертационной работы следует отнести:
разработку генератора топологии конвейерного универсального матричного умножителя на основе модифицированного алгоритма Бута в фиксированной' 2-мкм КмОП-технологии с двухслойной металлизацией, -работающего с форматами данных в дополнительном коде, прямом коде или без знака, с параметризацией разрядности как множимого, так и множителя и настройкой на заданную выходную нагрузку;
разработку технологически инвариантного генератора топологии поля БМК на базе спроектированного в НИИ Электронной Техники города, Воронежа БМК "Титул-30";
разработку генерального плана и технологически инвариантного генератора топологии ячеек БИС схемы "сложения-сравнения-выбора" (основной части декодера Витерби - устройства, используемого для повышения надежности передачи информации путем помехоустойчивого кодирования) на основе' виртуальной " сетки с постоянной топологией элементов.
Внедрение результатов работы. Резулвтагы работы использованы при выполнении НИР N 3600/ОЛБИС-8 с НИИЭТ (г. Воронеж),
- 6 - . '
НИР N 4935/ОЛБИС-9 с ЛКТБ ЛОЭП "Светлана" (г. Санкт-Петербург) и НИР "ТРАБАСКА-РВО" и "ТРАБАСКА-2-РВО" о-ЛОНИИР (г. Санкт-Петербург). Внедрение результатов работы в ЛОНИИР подтверждается актом о внедрении.
По материалам диссертационной работы в еШГЭТУ на кафедре Вычислительной Техники для цикла "Конструкторско технологические основы производства ЭВМ" и для специализации "Проектирование ВИС средств вычислительной техники" подготовлены и издаются методические указания к курсовому проекту "Проектирование фрагментов цифровых БИС на КМДП-структурах", в разработке которого аспирант принимал активное участие.
Апробация работы. Положения диссертационной работы докладывались в 1993 г. в Санкт-Петербурге на международной конференции "First Russton. Satellit Conference "RUSSAT'93".
В составе проекта "Разработка технологически инвариантного метода"проектирования топологии фрагментов КМОП БИС и инструментальных программных средств его поддержки" работа-была представлена на конкурс грантов в МГИЭТ (г. Москва-Зеленоград) в 1993 г. по разделу IV-ПК : ."Новые методы проектирования и конструирования полупроводниковых приборов, интегральных микросхем и РЭА", н&чравление IV-ПК-І : "Проектирование полупроводниковых приборов и микросхем" (код по ГАСНИ 47.05. 05), прошла независимую экспертизу и получила финансирование на два года. Шифр темы ГВ-2-ГР-ВТ-18.
Публикации по работе. К основным публикациям по теме диссертации относятся б печатных работ, из которых 1 - тезисы доклада на международной конференции, 3 - депонированные рукописи и 1 - авторское свидетельство.
Структура и объем работы, диссертация состоит из списка сокращений, введения, трех глав, заключения и списка литературы, включающего 116 наименований. Основная часть работы изложена на 126 страницах машиннбго текста. Работа содержит 97 рисунков, 12 таблиц.
